Arithmetic Functions

Iterative Combinational Circuits¶

问题：输入过多，无法使用真值表、卡诺图进行设计

特点：每一位运算操作相同

Iterative array takes advantage of the regularity to make design feasible

解决：design functional block for subfunction and repeat to obtain functional block for overall function

定义：

定义：输入1bit X, Y, 输出进位标志C，本位和S

真值表：

image.png|150

最常见实现：

image.png|200

image.png|250

定义：输入1bit X, Y, Z（上一位的进位），输出进位标志C，本位和S

真值表：

image.png|200

化简：由卡诺图得

\[ S=X\bar Y\bar Z+\bar XY\bar Z+\bar X\bar YZ+XYZ \]

\[ C=XY+XZ+YZ \]

奇函数：\(S=X\oplus Y\oplus Z\)

\(C=XY+Z(X+Y)=XY+Z(X\oplus Y)\)复用\(X\oplus Y\)

\(X\cdot Y\)称为进位生成器（当且仅当X=Y=1时产生进位） \(X\oplus Y\)称为进位传递（当X, Y有且仅有一个1时进位无法摆放，将被传递）

实现：

image.png|250

其中G为进位产生，P为进位传递，\(C_i\)为进位输入，\(C_o\)为进位输出

实现：串连全加器（纹波加法器）

image.png|500

问题：进位传递存在延迟（\(C_n\)依赖\(C_{n-1}\)）

思路：\(C_n\)依赖\(C_0\)

解决：Carry Lookahead

进位产生：\(C_{i+1}=G_i+P_iC_i\)
迭代：
- \(C_1=G_0+P_0C_0\)
- \(C_2=G_1+P_1C_1=G_1+P_1(G_0+P_0C_0)=G_1+P_1G_0+P_1P_0C_0\)
- \(C_3=G_2+P_2C_2=G_2+P_2(G_1+P_1G_0+P_1P_0C_0)=G_2+P_2G_1+P_2P_1G_0+P_2P_1P_0C_0\)
实现：
优势：进位传输延迟恒定2个门延迟
缺势：电路过于复杂，一个输入需给多个门提供信号
- 解决：串联CLA，形成纹波加法器 \(G_{0\sim3}=G_3+P_3G_2+P_3P_2G_1+P_3P_2P_1G_0\) \(P_{0\sim3}=P_3P_2P_1P_0\) \(C_4=G_{0\sim3}+P_{0\sim3}C_0\)
  - 问题：存在进位传输延迟
    - 解决：再套一层CLA
      
      最长门路径：\(C_0\to C_4\to C_{12}\to C_{15}\)，3次进入CLA：\(3\times2=6\)，2次进入部分全加器：\(3+3=6\)，共12个门
    - 推广：64位加法器：4个16位加法器+CLA